

Zuverlässigkeit von HDI-Leiterplatten erhöhen

Kupfer an Bord

Generell sind High-Density-Interconnect-Leiterplatten heute schon recht zuverlässig, wenn Entwicklung, Layout und Fertigung auf die richtigen Layoutparameter und Herstellungsverfahren achten. Sollen sie jedoch unter rauen Umgebungsbedingungen funktionieren oder die Systeme weitgehend wartungsfrei sein, sind einige Vorkehrungen nötig.

Walter Preisendanz
Gerd Broghammer
Michael Nothdurft

Zum Beispiel Autos: Jedermann erwartet, dass sie auch im eisigen Norden Kanadas und im heißen Afrika zuverlässig funktionieren. Oder Solaranlagen zur Stromerzeugung müssen mitten im Hochland von Südamerika trotz extremer Umweltbedingungen viele Jahre wartungsfrei arbeiten. So überstehen Leiterplatten für Automobilanwendungen in der Qualifikation heute mehr als tausend Temperaturzyklen von $-40\text{ }^{\circ}\text{C}$ bis $+140\text{ }^{\circ}\text{C}$. Hohe Leistungsanforderungen gehen einher mit dem anhaltenden Trend zur Miniaturisierung elektronischer Geräte. Moderne Bauteile werden immer kleiner, und ohne HDI-Technik (High Density Interconnect, siehe Kasten »HDI und Microvias«) lassen sie sich kaum sicher auf der Leiterplatte kontaktieren. Ein Schritt zur weiteren Verkleinerung von HDI-Baugruppen ist es, Laser- beziehungsweise Mikrobohrungen mit massivem Kupfer aufzufüllen. Es ist nämlich so, dass beim Drucken der Lotpaste über ein ungefülltes Via Luft eingeschlossen wird. Nach dem Reflowlöten kann ein Luftabschluss (Makro-




Bild 1: Ein geplatzt Void

Void) zurückbleiben. Im ungünstigen Fall dehnt sich beim Löten die Luftblase so stark aus, dass sie platzt (Bild 1) oder eine schlechte Lötstelle zurückbleibt. Deshalb verzichtet man bei kritischen Bauteilen (z.B. BGAs) auf die Bestückung von Pads mit Microvias und passt das Design entsprechend an. Dies sind die so genannten Fanout-Designs.

Kupfer rein!

Diese haben einzig und allein den Zweck die Zuverlässigkeit der Bestückung bei komplexen HDI-Schaltungen zu erhöhen. Um solch umständliche Konstrukte zu vermeiden, kann es sinnvoll sein, Microvias aufzufüllen,

sodass dichtere Layouts möglich werden. Bei den Fanout-Designs ist es nötig, von der eigentlichen Bohrung seitlich Pads herauszuführen, um eine sichere Kontaktierung zu gewährleisten. Diese zusätzlichen Pads verbrauchen wertvollen Platz. Bei gefüllten




Bild 2: Im Design ohne Fanout ist mehr Platz

Vias können diese Zusatzpads entfallen. Und auf den ebenen Oberflächen dieser Pads ist dann Platz für zusätzliche Bauelemente. Sind die Laserbohrungen beziehungsweise Microvias mit Kupfer gefüllt, können sie ohne Gefahr von Voids in den Lötstellen bestückt werden. Daraus ergeben sich folgende Vorteile für den Layouter, der weitere Handlungsoptionen erhält:

- Die Restringe vergrößern und das Design vereinfachen:

Vergrößerte Pads und Restringe führen zu einer höheren Ausbeute (Yield) in der Leiterplattenherstellung und auch bei der Bestückung. Die Folge eines besseren Yields sind vor allem geringere Gesamtkosten, die so genannten »Total Cost of Ownership«. Eine höhere Ausbeute führt auch zu einer besseren Versorgung entlang der Lieferkette, da sich ungeplante Ausfälle vermeiden lassen.

- Das Durchführen von einzelnen Leiterbahnen durch ein BGA-Feld wird einfacher, da mehr Platz zur Verfügung steht.
- Platzgewinn durch das Entfallen der Fanout-Pads für die Microvias. Dadurch lässt sich der Pitch weiter verkleinern (Bild 2).
- Die Schaltung ist für zukünftige und kleinere An-

schlussgeometrien geeignet.

- Bessere Wärmeleitung.
- Niederimpedante Anbindung, was besonders für Hochfrequenzentwickler interessant ist.
- Die Mindestschichtdicke in den Microvias ist immer sicher erfüllt.
- Der Platzverbrauch von gefüllten gestapelten Vias ist deutlich geringer als bei »hohlen« Stacked-Vias:

Die Lochdurchmesser sind geringer ($120\text{ }\mu\text{m}$ gegenüber $180\text{ }\mu\text{m}$). Bei den heute oft eingesetzten Staggered-Vias ist die Platzeinsparung noch größer. Weiterhin ist der so genannte Dimple, also die Unebenheit des Kupfers über dem gefüllten Via, recht klein. Intel gibt etwa $25,4\text{ }\mu\text{m}$ vor, es lassen sich Größen von $7\text{ }\mu\text{m}$ erreichen. Um solche Ergebnisse zuverlässig zu

HDI und Microvias

Generell bezeichnet HDI (High Density Interconnect) die Verwendung feiner Leitungsstrukturen und kleiner Durchkontaktierungen. Die so genannten Microvias schaffen Platz und haben zudem bessere elektrische Eigenschaften als klassische Durchkontaktierungen oder Sacklöcher: Durch die Verpressung weiterer Lagen mit der SBU-Technik (Sequential Build Up) lassen sich Signale auf den inneren Lagen verbinden und entflechten, ohne dabei den Platz für Bauteile mit hoher Pin-Dichte zu blockieren. Mit etwas Erfahrung können mit einem guten Layout diese Bauteile sogar überlappend gegenüber auf der Leiterplatte platziert werden. Dünne Leiterplatten mit $100\text{-}\mu\text{m}$ - und $125\text{-}\mu\text{m}$ -Strukturen ermöglichen dabei impedanzkontrollierte Leitungen für hohe und höchste Frequenzen. Bei Multilayer-Platinen ist die HDI-Leiterplattentechnik so inzwischen Standard geworden. Dabei werden Sacklochbohrungen mit $50\text{ }\mu\text{m}$ bis $100\text{ }\mu\text{m}$ Durchmesser mittels Laser oder durch Plasmaätzen in die Außenlagen eingebracht und enden auf dem Kupfer der nächsten oder übernächsten Lage. Nach der Reinigung vom verbliebenen Harz werden diese Mikrobohrlöcher wiederum galvanisch verkupfert und somit elektrisch angebunden.

Bei HDI-Leiterplatten ist die Microvia-Technik notwendig, da wegen des Platzmangels und des geringen Abstandes der Kontakte nicht mehr alle Kontakte von beispielsweise BGA-Bauteilen (Ball Grid Array) elektrisch angebunden werden könnten. So bindet man die Pads der BGAs an Microvia-Bohrungen an, die auf einer anderen Lage enden, und gewährleistet so deren Entflechtung.

erreichen, ist eine stabile, robuste Prozesstechnik erforderlich. Dabei hat sich einiges getan. So gehören die Schwächen früherer Elektrolyten etwa der Vergangenheit an. Sie konnten nur Microvias füllen, während die Durchgangsbohrungen einen zweiten Arbeitsgang erforderten. In der modernen Produktion, beispielsweise bei Schweizer, werden die CNC-gebohrten Löcher in einem Arbeitsgang mit $25\text{ }\mu\text{m}$ Kupfer plattiert und die Microvias gleichzeitig mit Kupfer gefüllt. (mc)

Walter Preisendanz

ist Leiter der Verfahrenstechnik,

Gerd Broghammer

betreibt im Bereich der Fertigungsverfahrenstechnik die galvanischen Prozesse,

Michael Nothdurft

ist Marketingverantwortlicher bei

Schweizer Electronic

Telefon 0 74 22/51 20

www.schweizerelectronic.ag